星载FPGA内时序电路设计与时钟控制技术分析

星载FPGA内时序电路设计与时钟控制技术分析

在分析星载FPGA内时序电路特性以及FPGA可编程资源特性的基础上,指出了FPGA内同步时序电路出现时钟偏斜现象的机理.针对时钟偏斜,提出了星载FPGA内时序电路的设计准则.基于设计准则,提出了并行移位寄存器的一种异步化设计方法,阐述了在FPGA源代码中设置设计约束,或在逻辑综合与布局布线过程中联合设置设计约束,将主要同步时序电路时钟信号布置在全局时钟网络上的方法.工程实践表明:上述方法很好地解决了星裁FPGA内同步时序电路时钟偏斜问题,可确保星载FPGA工作的稳定性与可靠性.

作 者： 杜文志 DU Wenzhi   作者单位： 北京空间飞行器总体设计部,北京,100094  刊 名： 航天器工程  ISTIC 英文刊名： SPACECRAFT ENGINEERING  年，卷(期)： 2008 17(5)  分类号： V446  关键词： 星载FPGA   全局时钟网络   时序电路   时钟偏斜  

【星载FPGA内时序电路设计与时钟控制技术分析】相关文章：

航天器控制应用的星载计算机技术04-27

随机振动对星载TDICCD影响分析04-26

大型星载天线的展开系统失效树分析04-26

星载天线双轴定位机构指向精度分析04-26

星载天线在轨热变形多因素影响仿真分析04-27

空间面阵CCD相机时序电路设计04-26

基于绝对码盘的星载可动组件仿真方法分析04-26

星载SAR复数图像的配准04-26

星载嵌入式处理器软件在轨重配置技术研究04-26

星载计算机拜占庭容错设计与验证04-27