- 相关推荐
浅谈某型机载作战任务加载器的设计与实现论文
军用飞机作战任务具有较高的保密要求，飞行员需要从作战指挥部获取作战任务数据，然后在飞机执行任务起飞前将作战任务相关参数通过数据加载设备传输到火控计算机中。火控系统根据装订的信息参数引导飞行，在载机到达程序装订的目标区域时提醒飞行员做好战斗准备，此外攻击后的退出引导、返场引导等飞行过程都可根据装订的信息自动完成。
1 整体方案考虑
作战任务加载器需要实现三个功能，包括读取数据存储卡的数据、数据解密和通过1553B接口向火控计算机发送数据。
数据存储卡用于存储和传递作战导航数据，任务规划系统对数据存储卡执行编程操作，作战任务加载器对数据存储卡执行读取操作。作战任务加载器属于小型机载嵌入式设备，其工作频率较低，数据存储卡应选择工作模式相对简单、读取速度快、可靠性较高的产品。作战任务加载器采用基于USB接口的NOR Flash存储卡作为作战导航参数信息的存储载体。NOR Flash也称为Linear Flash, 拥有独立的数据总线和地址总线,能快速随机读取,可以单字节/单字编程,但必须以块为单位或整片执行擦除,重新编程之前必须进行擦除操作。NOR Flash存储卡简单的访问方式、快速读取速度及较高的可靠性适合机载作战任务加载器的工作环境和工作模式。
作战任务编程/加载系统采用数据加解密技术保证移动存储的安全保密性。所谓数据加密技术是指将信息(或称明文)经过加密钥匙及加密函数转换，变成无意义的密文，而接收方将此密文经过解密函数、解密钥匙还原成明文的技术。作战导航参数信息需要任务规划系统进行数据加密后存储在数据存储卡上，作战任务加载器对数据存储卡上的密文数据进行解密处理。作战任务加载器固定安装在飞机上，应用环境具有较高的安全性。考虑作战任务加载器的实时性要求较低，且需要解密的导航信息数据量较小，加载器采用软件解密方法即可满足要求。虽然会带来软件运行开销，但可降低硬件成本。
本系统采用IDEA(International Data EncryptionAlgorithm)加密算法实现作战导航数据信息在数据生成端的加密和数据使用端的解密。IDEA被认为是目前世界上最好最安全的分组密码算法，且对计算机功能要求不高。IDEA的密钥长度是128位，相对较长，加密强度高。在穷举攻击的情况下，IDEA需要经过2128次加密才能恢复出密钥，假设芯片每秒能检测10亿个密钥，需要1013年，它被认为仅循环4次即可抵制差分密码分析，对IDEA算法也不起作用，随机选择密钥基本没有危险，故其安全性较高;算法的基础是16位运算，实现速度与DES相同。加密中从数码锁获得的密钥为128比特，明文分组长度是64比特。
采用DSP实现IDEA解密算法与硬件实现解密相比具有开发周期短、成本低的优点。另外DSP本身的流水线和运算器设计也能够有效提高数据解密算法的运算速度。
2 硬件设计
作战任务加载器由数据处理模块、电源系统、机箱和数据存储卡构成，机箱和电源采用一体化设计，数据处理模块是作战任务加载器内部唯一的SRU。数据存储卡直接安装在数据处理模块上，可简化整机结构设计。
2.1 DSP选型
数据处理模块采用TI公司的数字信号处理器SM320F2812，集成1553B、USB、串口、离散量等数字接口。1553B接口用于向火控系统传输数据，USB接口用于访问数据存储卡，串口用于显示维护BIT的测试结果，离散量用于控制作战任务加载器进入不同的工作模式。SM320F2812的额定工作频率为150MHz，每秒可执行1.5亿次指令，具有单周期32bit×32bit的乘和累加操作功能，主要实现USB存储卡数据读取、解密、发送的功能。
F2812的外部接口映射到5块固定的存储空间。每个存储空间可以单独设置访问时的等待状态数目、选通信号的建立时间和保持时序，且读和写操作的时序可以独立设置。此外，每个空间可以分别选择是否使用外部等待信号(XREADY)来扩展所需的等待状态。这些片选信号以及可编程的等待状态和选通时序使得DSP芯片可以和许多外部存储器或扩展外设间实现无缝接口。每个XINTF空间都有自己的时序寄存器XTIMING，改变时序寄存器的值将会影响相应空间的访问时序。1553B接口、RAM、数据存储卡可分别映射到不同的存储空间，实现简化设计。
2.2 1553B总线接口电路
作战任务加载器与火控计算机之间的数据传输通过1553B总线接口实现。本设计选择1553B接口芯片HK1553B来实现通信功能。
1553B总线接口电路工作时钟为12MHz，经过隔离变压器连接到1553B总线，模块上1553B芯片工作在RT方式下，1553B协议芯片访问外部存储器为一片64k×16bitSRAM存储器，存储器的访问控制及1553B协议芯片请求DSP总线及应答信号由FPGA产生。1553B协议芯片的地址和数据总线全部引入FPGA，1553B协议芯片访问DSP总线时地址数据通过FPGA挂在EMIF总线上。
2.3 USB接口电路
本系统采用的存储卡为MagicRAM公司的USBFlash存储卡，该存储卡读取周期最大为200ns，可执行100000次写/擦除操作。该存储卡的读写访问时序是典型的异步并行接口访问时序。DSP提供了对异步存储器的无缝访问接口XINTF，将数据存储卡单独映射到DSP的Zone 2外部存储空间。
USB芯片CY7C68013与FPGA相连，在检测到USB供电后，通过FPGA实现对USB接口芯片的复位，并使能USB接口信号，实现与上位机的通信，完成调试加载功能。
FPGA通过USB口电源监控电路实现对USB接口的接口控制，当USB接口供电有效时，FPGA输出USB芯片复位有效，并使能与USB接口的数据总线，在USB不使用条件下USB工作在PowerDown模式，数据总线置为三态。
3 软件设计
作战任务加载器的软件分为三部分，包括驱动程序、BIT程序和应用程序，驱动程序由BIT程序和应用程序调用。驱动程序包括DSP初始化、1553B接口驱动、串口驱动、GPIO驱动等。DSP初始化对DSP的工作频率、XINTF总线时序、中断使能和优先级进行配置。1553B、串口接口驱动实现通信初始化配置、数据发送、数据接收等基本底层控制操作。作战任务加载器BIT程序包括上电BIT和维护
BIT。作战任务加载器上电后通过读取地面状态使能信号GSE#的状态进入地面工作模式或机上工作模式。在地面工作模式，作战任务加载器执行维护BIT程序，对FLASH、RAM、1553B接口、USB数据存储卡等硬件资源进行测试，对FLASH的测试只进行应用程序校验和测试，对RAM、USB数据存储卡进行读写正确性测试，对1553B接口进行数据传输正确性测试。在机上工作模式，为了保证作战任务加载器的功能完备性，首先进行上电BIT测试，对应用程序FLASH校验和、数据RAM读写正确性、1553B接口内部环测正确性进行测试。上电BIT测试正确后，通过定时器产生定时中断不断侦测USB接口是否有数据传输卡存在。当正常插入数据存储卡后，任务加载器可向空地火控计算机发送数据加载请求，根据火控计算机的应答情况发起数据加载流程，执行应用程序。如未检测到数据存储卡或火控计算机无应答，则循环执行上电BIT测试。
应用程序对USB存储卡内密文数据和密钥读取，采用IDEA解密算法对密文数据解密，将解密后的明文数据通过1553B接口传输给空地火控计算机，其加载端和目标机均需支持1553B基本数据通信，通过握手-响应-确认机制来完成数据在加载端和目标机的可靠传输过程。
4 结束语
本文介绍了一种可读取USB数据存储卡并实现作战任务数据可靠传输的数据加载器。此设计方法可应用于更多具有安全可靠要求的数据加载设备。数据信息载体不局限于USB线性FLASH存储卡，可根据处理速度和数据量要求采用加固U盘、加固SATA电子盘等移动存储设备。与上位机的数据传输交互接口也可根据实际应用需求进行设计，可设计为AFDX、ARINC429、ARINC825等串行通信接口。
【浅谈某型机载作战任务加载器的设计与实现论文】相关文章：
某型冲压空气涡轮试验器测控系统设计与实现04-27
某型机液压阻尼器设计计算05-02
浅谈高职英语任务型教学04-27
某型发动机附件试验器测试系统的设计05-02
PCI总线仲裁器的设计和实现论文05-03
浅谈任务型教学法的应用05-01
任务型教学设计与教案04-25
浅谈某型船船体建造精度控制04-29
浅谈任务型英语课外作业04-30